基于FPGA的通用异步收发机的设计

• 作者: 刘翠玲 赵权
• 来源期刊: 北京工商大学学报（自然科学版）
• 学科: 工学
• 关键词: Verilog HDL 通用异步收发机 现场可编程门阵列 状态机
• 年，卷（期）: 2008,（1）
• 所属期刊栏目: 电子信息工程
• 页码范围: 53-56
• 页数: 4页
• 分类号: TN919.6
• 字数: 1942字
• 语种: 中文
• DOI: 10.3969/j.issn.1671-1513.2008.01.014

摘要

阐述了通用异步收发机(UART)异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块,同时还介绍了用硬件描述语言Verilog来开发UART通信接口电路模块的方法.研究基于Verilog语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到现场可编程门阵列(FPGA)上,使其整体设计紧凑、小巧,实现的UART功能稳定、可靠;同时,与其他设计方法相比较,利用有限状态机的方法具有结构模式直观简单,设计流程短,程序层次分明,易综合,可靠性高等优点,这种方法必将在电子设计自动化(EDA)技术中发挥重要作用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘翠玲	北京工商大学信息工程学院	119	568	11.0	17.0
2	赵权	北京工商大学信息工程学院	3	14	2.0	3.0