基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
随着CMOS工艺的发展,集成电路元件的尺寸持续减小,芯片的静电放电(ESD)保护设计受到了更大的挑战.从系统的角度出发,采用电压域分别保护后通过隔离器件连接的方法完成了对深亚微米芯片ESD保护系统的设计.设计中分析了传统输出端保护可能存在的问题,并采用稳妥的方法对输出端进行了保护.这种架构提高了整个芯片的抗ESD能力,节省了芯片面积,达到了对整个芯片提供全方位ESD保护的目的.设计采用TSMC 0.18 μm工艺,测试结果验证了该设计的有效性.
推荐文章
深亚微米芯片设计中相位噪声的讨论
相位噪声
深亚微米
超大规模集成电路设计
深亚微米CMOS混合信号电路衬底噪声耦合宏模型
衬底噪声
数模混合电路
电阻宏模型
CMOS
深亚微米CMOS电路多电源全芯片ESD技术研究
ESD
全芯片ESD
深亚微米
多电源
HBM
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 深亚微米混合信号全芯片ESD电路设计
来源期刊 半导体技术 学科 工学
关键词 静电放电 全芯片 混合信号 输出保护 保持结构
年,卷(期) 2009,(5) 所属期刊栏目 集成电路设计与开发
研究方向 页码范围 506-509
页数 4页 分类号 TN431
字数 2562字 语种 中文
DOI 10.3969/j.issn.1003-353x.2009.05.029
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 李冬梅 清华大学电子工程系 81 611 13.0 21.0
2 纪宗江 清华大学微电子学研究所 1 5 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (4)
参考文献  (2)
节点文献
引证文献  (5)
同被引文献  (2)
二级引证文献  (0)
1999(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
静电放电
全芯片
混合信号
输出保护
保持结构
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
半导体技术
月刊
1003-353X
13-1109/TN
大16开
石家庄179信箱46分箱
18-65
1976
chi
出版文献量(篇)
5044
总下载数(次)
38
论文1v1指导