用于12 bit 40 MS/s低功耗流水线ADC的采样保持电路

• 作者: 周玉梅 陈利杰
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 流水线模数转换 采样保持 运算放大器 自举开关 低功耗
• 年，卷（期）: 2010,（5）
• 所属期刊栏目: 集成电路设计与开发
• 页码范围: 489-494
• 分类号: TN43
• 字数: 3114字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-353x.2010.05.019

摘要

设计了一个可降低12 bit 40 MHz采样率流水线ADC功耗的采样保持电路.通过对运放的分时复用,使得一个电路模块既实现了采样保持功能,又实现了MDAC功能,达到了降低整个ADC功耗的目的.通过对传统栅压自举开关改进,减少了电路的非线性失真.通过优化辅助运放的带宽,使得高增益运放能够快速稳定.本设计在TSMC 0.35μm mix signal 3.3 V工艺下实现,在40 MHz采样频率,输入信号为奈奎斯特频率时,其动态范围(SFDR)为85 dB,信噪比(SNDR)为72 dB,有效位数(ENOB)为11.6 bit,整个电路消耗的动态功耗为14 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	周玉梅	中国科学院微电子研究所	94	1031	16.0	28.0
2	陈利杰	中国科学院微电子研究所	6	11	2.0	3.0