数字VLSI电路测试技术-BIST方案

• 作者: 史宜巧 成立 王振宇 祝俊 高平
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 集成电路 内建自测试 多芯片组件
• 年，卷（期）: 2003,（9）
• 所属期刊栏目: 专题报道(测试、仪器与设备)
• 页码范围: 29-32
• 页数: 4页
• 分类号: TN407
• 字数: 3935字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-353X.2003.09.009

摘要

分析了数字VLSI电路的传统测试手段及其存在问题,通过对比的方法,讨论了内建自测试(BIST)技术及其优点,简介了多芯片组件(M CM)内建自测试的目标、设计和测试方案.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	成立	江苏大学电气信息工程学院	168	1567	21.0	32.0
2	王振宇	江苏大学电气信息工程学院	81	628	15.0	21.0
3	高平	江苏大学电气信息工程学院	26	277	9.0	16.0
4	史宜巧	江苏大学电气信息工程学院	6	91	5.0	6.0
5	祝俊	江苏大学电气信息工程学院	26	279	9.0	16.0