芯片堆叠封装耐湿热可靠性

• 作者: 吴志中 唐宇 廖小雨 李国元 黄杰豪
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 芯片堆叠封装 湿气扩散 湿热应力 界面分层 有限元分析(FEA)
• 年，卷（期）: 2014,（7）
• 所属期刊栏目: 可靠性
• 页码范围: 539-544
• 分类号: TN406
• 语种: 中文
• DOI: 10.13290/j.cnki.bdtjs.2014.07.011

摘要

采用Abaqus软件模拟了CPU和DDR双层芯片堆叠封装组件在85℃/RH85％湿热环境下分别吸湿5,17,55和168 h的相对湿气扩散分布和吸湿168 h后回流焊过程中湿应力、热应力和湿热应力分布,并通过吸湿和回流焊实验分析了该组件在湿热环境下的失效机理.模拟结果表明,在湿热环境下,分别位于基板和CPU、CPU和DDR之间的粘结层1和2不易吸湿,造成粘结层的相对湿度比塑封材料低得多,但粘结层1的相对湿度比粘结层2要高.吸湿168 h后,在回流焊载荷下湿应力主要集中在芯片DDR远离中心的长边上,而最大湿热应力和热应力一样位于底层芯片CPU的底角处,其数值是单纯热应力的1.3倍.实验结果表明,界面裂纹及分层集中在底层CPU芯片的边角处和芯片、粘结层和塑封材料的交界处,与模拟结果相一致.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	唐宇	华南理工大学电子与信息学院	14	49	5.0	6.0
3	李国元	华南理工大学电子与信息学院	18	94	5.0	9.0
6	廖小雨	华南理工大学电子与信息学院	3	7	2.0	2.0
7	吴志中	华南理工大学电子与信息学院	3	5	2.0	2.0
8	黄杰豪	华南理工大学电子与信息学院	2	5	2.0	2.0