由版图引起的CMOS ESD保护电路失效的分析

• 作者: 方培源 王家楫 陶剑磊
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: CMOS IC 静电放电 失效分析
• 年，卷（期）: 2007,（11）
• 所属期刊栏目: 封装、测试与设备
• 页码范围: 1003-1006
• 页数: 4页
• 分类号: TN306
• 字数: 2669字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-353X.2007.11.022

摘要

ESD保护电路已经成为CMOS集成电路不可或缺的组成部分,在当前CMOS IC特征尺寸进入深亚微米时代后,如何避免由ESD应力导致的保护电路的击穿已经成为CMOS IC设计过程中一个棘手的问题.光发射显微镜利用了IC芯片失效点所产生的显微红外发光现象可以对失效部位进行定位,结合版图分析以及微分析技术,如扫描电子显微镜SEM、聚焦离子束FIB等的应用可以揭示ESD保护电路的失效原因及其机理.通过对两个击穿失效的CMOS功率ICESD保护电路实际案例的分析和研究,提出了改进ESD保护电路版图设计的途径.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	方培源	复旦大学国家微分析中心	12	76	5.0	8.0
2	王家楫	复旦大学国家微分析中心	25	114	6.0	9.0
3	陶剑磊	复旦大学国家微分析中心	1	11	1.0	1.0