130nm PDSOI DTMOS体延迟研究

• 作者: 毕津顺 海潮和 韩郑生
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 部分耗尽绝缘体上硅 动态阈值晶体管 体电阻 体电容 延迟
• 年，卷（期）: 2010,（9）
• 页码范围: 868-870
• 分类号: TN386.1
• 字数: 1390字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-353x.2010.09.003

摘要

研究了基于IBM 8RF 130 nm工艺部分耗尽绝缘体上Si(PDSOI)动态阈值晶体管(DTMOS)体电阻、体电容以及体电阻和体电容乘积(体延迟)随Si膜厚度和器件宽度的变化.结果表明,Si膜厚度减小会导致体阻增大、体电容减小,但是体电阻和体电容的乘积却明显增大.Si膜厚度从200 nm减小到80nm,体延迟增加将近两个数量级.器件宽度增加使得体电阻和体电容都明显增大,DTMOS电路延迟也因此指数递增.推导出了PDSOI DTMOS的延迟模型,为SOI DTMOS器件设计提供了参考.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	海潮和	中国科学院微电子研究所	72	277	9.0	13.0
2	韩郑生	中国科学院微电子研究所	122	412	10.0	12.0
3	毕津顺	中国科学院微电子研究所	37	78	5.0	6.0